PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-063834

(43) Date of publication of application: 11.04.1984

(51)Int.Cl.

H04L 7/02

H03K 5/00

(21)Application number: **57-173212**

(71)Applicant: HITACHI LTD

(22)Date of filing:

04.10.1982

(72)Inventor: KUWABARA HIROSHI

AMADA EIICHI

SHIRASU HIROTOSHI


SUZUKI TAHEI MORITA TAKASHI


(54) CIRCUIT FOR SYNCHRONIZING BIT PHASE

(57) Abstract:

PURPOSE: To omit a timing pulse with high frequency by making it possible to set up delay time variably and setting up the delay time automatically so that the phase relation between an input data signal and a data latch clock is optimized.

CONSTITUTION: In order to receive a data signal with a high bit rate, it is necessary that the time tD of a data latch clock pulse is completely included in the time tW of a data latch window pulse. Therefore, a reference pulse C is delayed, a data latch window pulse DCl is formed and then a data latch clock pulse DCl' is formed by the AND between the reference clock and the data latch window pulse DCl. The time length of tD is expanded/compressed by the delay characteristic of the logical gate constituting an FF1-21.





⑨ 日本国特許庁 (JP)

⑪特許出願公開

⑫ 公開特許公報 (A)

昭59-63834

⑤Int. Cl.³
 H 04 L 7/02
 H 03 K 5/00

識別記号

庁内整理番号 Z 7608-5K 7232-5 J ④公開 昭和59年(1984)4月11日 発明の数 1審査請求 未請求

(全 6 頁)

ᡚビット位相同期回路

②特 願 昭57-173212

②出 願 昭57(1982)10月4日

⑩発 明 者 桑原弘

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

@発明者天田栄一

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑩発 明 者 白須宏俊

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑫発 明 者 鈴木太平

横浜市戸塚区戸塚町216番地株 式会社日立製作所戸塚工場内

⑩発 明 者 森田隆士

横浜市戸塚区戸塚町216番地株 式会社日立製作所戸塚工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明 組 書

発明の名称 ピット位相同期回路 特許請求の範囲

して、ビット・レートは一致しているが、位相 は相々のずれを有する入力データ信号を正しく ラッチするため、該クロック・パルスと入力デ ータ信号との位相関係を調整するビット位相同 期回路において、遅延時間を可変設定可能な遅 延回路と、遅延回路で遅延した人力データ信号

1. 人刀データ・ラッチ・クロック・バルスに対

ータ信号との位相関係を調整するビット位相同期回路において、遅延時間を可変設定可能な選延した人力データ信号の論理レベル変化時点を示すパルスを発生する回路と、上記変化を気を示すパルスのデータラッチ・クロック・パルスのデータラッチ・クロック・パルスのでANDで設定し、パルスののパルス幅を判定し、パルスをラッチ理を行なりAND回路と、上記AND回路の運転時間によりも大きい場合に、上記が必要により、アンチ回路にパルスをラッチである。上記ラッチ回路にパルスがラッチである。上記ラッチの運転時である。

相同期回路。

発明の詳細な説明

[発明の利用分野]

本発明はビット位相同期回路、更に詳しく言えばシステムの基準クロックと、ビットレートは合っているが、位相は調整されていない入力データを受信するための最適位相を自動的に求めるのに好適なビット位相同期回路の構成に関する。 [従来技術]

例えば、時分割交換機のハイウエイ・スイッチ等において、入力ハイウエイ・データの取り込み、ハイウエイ間あるいは、タイム・スロット間のデータのスイッチング、および出力ハイウエイへのデータの送出等のデータ操作は基準ビット・クロックに同期して行なわれるのが通常の構成である。この際、複数の入力ハイウエイから入つてくるデータは、基準クロックとビット・レートは厳密に一致しているが位相は種々のずれを持つている。これは入力ハイウエイ・データを出力しているプロックも、このハイウエイ・スイッチと同じクロ

待開昭59-63834(2)

ック源から得た迷準クロックで動作している構成を通常とるのでピットレートはハイウェイ・スイッチの基準クロックと一致しているが、位相は、ケーブル長の差による伝播遅延時間の差や、送出時の論理回路の設数の差等の原因で、人力ハイウェイをに異なつた位相で入力されるためである。ハイウェイ・スイッチの入力端子で、ハイウェイ・データを正しく受信するためには、ハイウェイ・データとデータ・ラッチ・クロックとは適正な位相関係にある必要がある。

従来の装置では、このような適正な位相関係を 維持するため、ピットレートを低く抑えるか、あ るいはピットレートを高くするためには、プロッ 夕間の布線長や信号転送論理回路の段数等、シス テム設計条件に制限を加える必要があつた。

このような困難を除去するためにビット位相同 期回路が各種考案されている。例えば、「同期網 におけるビット位相同期回路の一構成法」林伸二 他、昭和55年度電子通信学会総合全国大会、あ るいは「Line Variation Conpensation

ある。

[発明の概要]

人力データ信号と基準ピット・クロックあるいはデータ・ラッチ・クロックとの位相関係を調整するととは、人力データ信号を1ピット分の時間長以下で適当な長さの遅延時間を持つ遅延回路を施すことにより可能である。しかし遅延回路を市版のTTL ICやLSIの中の論理ゲート等を用いて構成すると、遅延時間の設計中心値からのパラッキ(偏差)が大きく、また域通遅延量が入力データ信号線の線長や、前段回路の構成により異なるため、あらかじめ遅延時間を一定値に設定することは不可能である。

この困難を難けるため、本発明は遅延時間を可変設定可能な遅延回路と、この遅延時間を、人力デュタ信号とデータ・ラッチ・クロックとの位相関係が最適にたるように自動設定する制御回路とを設ける。これによつて、遅延回路の遅延時間のパラッキに影響されず、かつ、1 ピット分の時間間隔をさらに細かい区間に分割するクロック・パ

System For Synchronized PCM Digital Switching」Satyan G. Pitroda, US Patent 3,83 9,5 99 等に述べられているピット位相同期方式がそれである。これらの方式はデータ・ピットレートよりも高い周波数のクロックを用いて、1ピット分の期間をさらに細分化してデータの変化点が細分化されたどの区間にあるかを判定し、データ・ラッチのための最適位相を決定する方式である。これらの方式では、ピットクロックの数倍のクロックを必要とし、さらにそれらのクロックを必要とし、さらにそれらのクロックを相互の時間関係を保持して分配することも必要である。一般にピット位相同期はクロック・レートが高い場合に必要となるが、そのクロックレートよりもさらに高いクロックが必要となることは、システム設計をさらに困難にする。

〔発明の目的〕

本発明の目的は、ピット・クロック・レートよりも高いクロックを使用することなく、かつLSIに時分割スイッチ等と共にオン・チップで構成するに適したピット位相同期回路を提供することに

ルスを用いることなくビット位相 同期回路を構成 したものである。

〔発明の実施例〕

以下、本発明を実施例によつて詳細に説明する。 第1図は本発明によるビット位相同期回路の一実 施例の回路図、第2図は第1図の回路の動作タイ ミンク図を示す。

特開昭59-63834(3)

きい値以上の幅の場合、人力端子Dからのパルス 人力をラッチし、Q端子に出力する回路、1-13 は波形整形回路1-9の出力のデータ信号の論理 レベル変化点を表示する微分回路、1-14は微 分回路1-13の出力と、タイミング発生回路1 - 19の出力信号の1つである1-15との論理 横をとるANDゲート、1-16もタイミング発 生回路1-19の出力信号の1つで、1-12の 出力をカウンタ1-11へ導入すると共に1-12 をリセットするタイミング信号、1-17は1-12の出刀と1-16との論埋積をとるANDゲ ート、1-18はタイミング発生回路の他の出力 で、入力データ信号をフリップ・フロップ 1-21 **にラッチするデータ・ラッチクロック・パルス、** 1-20は基準クロック入刀端子、1-22は1 - 21にラッチされた入力データ信号を出力する 出力端子である。

次に第2図を用いて、第1図の回路動作を説明 する。

載初、カウンタ1-11がリセツトされていて、

図の遅延データ信号83とすれば、データ・ラッチ・クロックバルスの1Dの期間と、データ信号のレベル変化点とが時間的に重ならなくなるので、データ・ラッチができる。

第2凶に示した遅延データ信号 S1'を作る 教適 遅延量決定の制飼回路について次にのべる。

まず、タイミング発生回路1-19により、第2図に示す、データ・ラッチ窓ベルスDC しを作る。このベルスは第1図のタイミング発生回路1-19の内部で作られて出力線の1つである1-15に出力されるベルスで、データラッチ・クロック・ベルスの1Dの期間を完全に含み、入力端子1-20から入力される基準クロックから、データ・ラッチ・クロック・ベルスと共に、論理組合回路により作られる。

データ・ラッチ窓パルスDC & と数分回路1-13の出力である入力データ・エッジパルス82とはANDゲート1-14により論理機をとられて、フリップフロップ(ラッチ回路)1-12のD端子へ入力される。ラッチ回路1-12はD端

デコーダ1-10への入力C1, C2, C3, C4が全て"LOW"レベルの場合、ゲート1-5 が開き、端子1-1の入力データ信号S1は遅延なしに1-9に現われる。第2図の入力データ信号S1は1-9の出力信号を示し、入力データ・エッジ・パルスS2は微分回路1-13の出力信号を示す。

リード1-18上の信号は、第2図のデータラッチ・クロック・バルス DC U , DC L (基準クロック)である。このクロック・バルスでデータ S 1をラッチするためには、例えば、クロックバルスが "高"から"低"になるエッジの前後の一定期間 t Dの間、データ信号のレベルは安定している必要がある。第2図に例示した時間関係では、入力データ信号のレベルスの1 Dと重ない。そのでデータ信号は正しくラッチできない。そこで、ゲート1-5を閉じて、ゲート1-6~1-8の中の適当なゲートを開き1-2~1-4の遅延回路により入力データ信号を選延させて、第2

子からの人刀パルスのパルス艦が、あらかじめ定められたしきい値を越えているとラッチしてQ端子の出力レベルが高になる。タイミング発生回路1-19の出力1-16は、データラッチ・クロック・パルスDCL(出力級1-18に発生)と同期した適当なタイミング・パルスで、例えば、入力データ信号が PCMハイウエイ信号ならば、1サンプリング周期を示すフレーム・パルス等である。

1-12のQ端子が"高"であると、1-16 のフレーム・パルスにより、ANDゲート1-17 に出力パルスが生じ、カウンタ1-11は"1" カウントアップされると同時に1-12もリセットされる。との結果デューダ1-10の出力信号も切り替り、例えば、カウント・アップ以前にゲート1-5が開いていたとすると、カウントアップ以後は1-5は閉じて、1-6が開き、入力データ信号に入る遅延回路が一つ増加する。

以上のべた制御動作は1-16のパルスが発生 する毎にくり返され、データ・ラッチ窓パルス

特開昭59-63834(4)

DC とと遅延データエッジパルスS・との論理機がとれない時間関係になるまで続く。第2図に示すように、遅延データエッジパルスS・と、データラッチ窓パルスDC ととの論理機がとれなくなると1-12はリセットされたままとなり、カウンター1-11をカウント・アップするCL端子入力は発生しなくなるので、カウンタ出力およびデコータ出力は固定される。この状態では、データ・ラッチ・クロック・パルスの1Dの期間に1-9の出力である遅延データ信号のレベル変化は起らないので、データ・ラッチ・フリップ・フロップ1-21は正しくデータをラッチできる。

以上説明した実施例では、カウンタのビット数を4ビットした。従つてデコーダ1-10の出力信号の数は16本となり、遅延回路1-2~1-4の数は15となる。15回路の遅延時間の合計が入力データ信号の1ビット分の時間長を超えている必要があるので、1-2~1-4の各回路の1回路当りの遅延時間を11とすると、

t r = 20 n s

t W = t D + 1 A + t b

=5+10+10=25 ns

さられ、タイミングパルスの時間関係の設定 整等で30nsのマージンを見込むと(2)式から

1 2 2 n s - 2 0 n s - 2 5 n s - 3 0 n s

=47 n s ≫ 1 L MAX

今、 t L の設計中心値を 1 7 n s とし、パラッキを一50%から+100%まで見込むと、

8.5 n.s < t L < 3 4 n s

となる。これは、回路のL8I化等において遅延回路の遅延時間設計値許容偏差として妥当な値である。カウンタのビット数を4ビット以上に設定すれば、カウンタやデコーダのハード量は増加すれば、1 Lの値はさらに小さく設定でき、偏差も小さく抑えることができる。

また第1図1−12の回路にD端子入力信号の パルス幅判定機能を持たせるととは、入力データ 信号線上の雑音により発生する数似数分パルスを 除去するととに対して効果的である。 なる関係式が必要である。ことで!Lmiaは!Lの 値のパラッキの最小値、!cは第2図に示すよう に入力データ信号の1セット分の時間長である。

次にILの戦大値ILMAXは

ことで t W は 第 2 図のデータラッチ級パルス D C L のパルス幅、 t r は 人刀データ信号のトランジェント時間である。

一例として入力データ信号のピットレートを 8.192Mb/Sとして、 1 L に許容される変動範囲 を求める。 1c=122ns であるから(!)式より

 1.5×1 Lmin> 1.22ns

t L min > 8, 5 n s

1 r. 1 Wの値については、市販のTTL論理IC等一般に使用される論理回路の性能から推定して妥当な値として、

以上の実施例の説明から明らかなように、本発明による構成では、ピット・クロックよりも高い 関波数のクロックは不要であるが、回路動作が良好に行なわれるためには、第2図におけるデータ・ラッチ・クロックバルスの1Dが、データ・ラッチ窓バルスの1wの時間内に完全に含まれていることが必要である。

このためには、例えば第3回に示すよりに端子
1-20より入力される基準パルスCとを、遅延
させて、データ・ラッチ窓パルスDCとを作り、
さらに基準クロックと、データ・ラッチ窓パルス
との論理様によつてデータ・ラッチ・クロック・
パルスDCとを作ればよい。第4回はこれらのパルスを発生するためのタイミング発生回路1-19
の1部分を構成する回路を例示する。第4回の動作は、第3回と信号名を対照すれば明らかである。

データ・ラッチ・クロック・パルスの t D の時間 長は、フリップ・フロップ 1 ー 2 1 を構成する 論理ゲートの遅延 特性に L D 伸び縮みする。 との 時、データラッチ、窓パルスの t W も同様に伸び

特開昭59-63834(5)

稲みすれば両者の時間関係に不都合が生じない。
回路全体のLSI化を行なり際、第4回に示した論理ゲートとフリップ・フロップ1-21とを
LSI内の近接した領域に形成すれば、デバイス
特性、温度、および電源電圧ともに条件が揃うの
で、1pと1wとの時間関係が保証できる。

以上、説明したように、本発明によれば、高ピット・レートのデータ信号を受信するための、ピット位相同期回路を構成するにあたつて、ピット・クロックよりも高い周波数のタイミング・バルスを必要とせず、遅延回路の遅延時間バラッキを、遅延回路をLSI化可能な程度、許容できる効果がある。

図面の簡単な説明

〔発明の効果〕

第1図は、本発明の一実施例を示す回路図、第 2図、第3図は、第1図の動作を説明するための 動作タイム・チャート図、第4図は他の実施例に おけるタイミング発生回路の部分構成を示す図で

1-1…データ入力端子、1-2,1-3,1-4 …遅延回路、1-5,1-6,1-7,1-8 …ゲート回路、1-9…波形整形回路、1-10 …デコーダ回路、1-11…カウンタ回路、1-12…パルス幅判定及びパルス・ラッチ回路、1 - 13…データ信号の論理レベル微分回路、1-1 4 ··· "AND" ゲート、1-15 ··· データ・ラツ チ窓パルス出力リード、1-16…カウンタのカ ウントアツブおよび1-12のリセツト・タイミ ング・パルス出力リード、1-17… *AND* ゲ ート、1-18…入力データ信号ラッチ・クロツ ク出力リード、1-19…タイミング発生回路、 1-20…基準クロック入力端子、1-21…入 カデータ信号ラッチ用フリップ・フロップ、1一 22…ラッチ入力データ信号出力端子、 **・・・・人 カデータ信号トランジエント時間、1 c …人力デ ータ信号の1ピツト分の時間長、1D…データラ ツチ可能な時間区間および時間長、しw…データ ・ラッチ窓パルスのパルス幅、 t t Wの t D に対する前線余裕マージン、 l b … t w の t D に

対する後縁余裕マージン。

代理人 弁理士 海田利幸

特開昭59- 63834(6)

